臺積電昨天宣佈，他們的5nm工藝已經進入了試產階段，並在開放創新平臺下推出5nm設計架構的完整版本，協助客戶完成5nm晶片的設計，該工藝的目標鎖定具有高成長性的5G與人工智慧市場，能夠為晶片設計者提供不同等級的效能與功耗最佳化方案，支援下一代高階移動以及高效能運算產品。

臺積電表示，相比於他們的7nm工藝，用5nm工藝打造出來的ARM Cortex-A72處理器能夠提供1.8倍的邏輯密度，而且頻率可以提升15%，在此製程工藝下也能生產出優異的SRAM，並以同樣的比例提升電晶體密度，5nm工藝採用極紫外光微影技術，良品率也有優異的表現，與臺積電前幾代製程工藝相比，在相同的階段達到了最佳的技術成熟度。

臺積電可提供完整的5nm設計架構包括5nm設計規劃手冊、SPICE模型、製程設計套件以及透過矽晶圓驗證的基礎和介面IP，並全面支援透過驗證的電子設計自動化工具以及設計流程。

結合此前蘋果A14處理器即將流片的訊息，看來臺積電的5nm EUV工藝完成度相當的不錯，現在開始試產的話年底或者明年年初就能小規模投產了，明年大家能用上5nm的手機處理器的可能性相當大。