HA173588是八腳整合晶片

整合晶片中來用強壓技術形成去耦。高密度元件常常直接把表面安裝（SMT）電容加 入到整合晶片之中。分立電容常在這個時候用於多晶片模組中。根據矽盤入侵峰值電流衝激情況，以設各 所需的充電電流為基礎來選擇合適的電容。此外，在元件產生自激時能對差模電流產生抑制作用。雖然內嵌有電容，在模組外部同樣需要加上分立電容。

元件在開關週期內，去耦電容提供了瞬時的充、放電。去耦電容必須向器件提供足夠快 的充、放電過程以滿足開關操作的需要。電容的自激頻率取決於很多因素，不僅包括電容大小，還包括ESL、ESR等。

對於高速同步設計而言，CMOS功率損耗表現為容性放電效應。例如，—個在3.8V、200MHz頻率下的裝置損耗4800 mW的功率時，就會大約有4000 pF的容性損耗。這可以在每個時鐘觸發下觀測得到。

CMOS邏輯閘透過自身的輸入電容，對裝置的耦合和輸入晶體的串聯電容來提供分有電容。這些內部電容並不等於執行所需的電容值。矽盤不允許使用另外的矽材料製作大眭容底板，這是因為製造工藝決定了亞微米設計會消耗佈線空間，同時需要支援氧化物層獻裝配。