主要是由於輸出沒有賦初值。

建議：在counter_4_bi模組中新增一個reset訊號，在復位後這樣更加便於控制，也有輸出初值了。

modulecounter_4_bit(clk,reset,counter_out);

inputclk;

inputreset;

output[3:0]counter_out;

reg[3:0]counter_out;

always@(posedgeclk)

begin

if(reset)

counter_out==4"b0;

elsebegin

if(counter_out==4"b1111)

counter_out=4"b0000;

else

counter_out=counter_out+4"b0001;

end

end

endmodule