ISP（線上系統程式設計）就是當系統上電並正常工作時，計算機透過系統中的CPLD擁有的ISP直接對其進行程式設計，器件在程式設計後立即進入正常的工作狀態。這種CPLD程式設計方式的出現，改變了傳統的使用專用的程式設計器程式設計方法的諸多不便。

“在系統可程式設計”(In-System Programmability. 縮寫為ISP) , 是指設計人員在自己設計的電子系統中或電路板上為重構邏輯而對邏輯器件進行程式設計或反覆程式設計的能力。這種對電子系統中邏輯器件的邏輯重構既可在系統成型之前, 又可在系統成型過程中, 甚至在系統成型之後。這與常規PLD 先程式設計後裝配至系統中的過程有很大區別。

擴充套件資料：

ISP實現方式

1、基於電可擦除儲存單元的EEPROM 或Flash技術（譬如CPLD），特點是，掉電資料不丟失，但程式設計次數有限，程式設計速度慢；

2、基於SRAM查詢表的程式設計單元（譬如FPGA），特點是，配置次數無限，加電可隨時更改邏輯，但掉電後資料即丟失，下次上電需要重新配置；

3、基於反熔絲程式設計單元（譬如Actel 的FPGA）；

4、JTAG方式；