Cadence 剛剛宣佈，已經在三星 7LPP 工藝基礎上，完成了其 GDDR6 IP 的製造。這項進展，有望為其它 SoC 快速、便捷地整合對 GDDR6 記憶體的支援，奠定成功的基礎。
Cadence 的 GDDR6 IP 解決方案，包含了自家的 Denali 記憶體控制器、實體介面、以及驗證 IP 。其控制器和 PHY 的每個引腳，支援高達 16Gbps 的資料傳輸。
此外，該方案的低誤位元速率（Low BER）特性，可減少記憶體總線上的重試延遲、從而保障更高的記憶體頻寬。
該 IP 包屬於 Cadence 的參考設計，允許 SoC 開發人員快速複製，以加速晶片的測試與推出。
通常情況下，GDDR 記憶體多被用於顯示卡，但發展到 GDDR6 這一代，事情變得有些不一樣。以美光為代表的許多企業，正試圖將 GDDR6 推廣到其它應用場景。
Cadence 表示，除顯示卡外，其 GDDR6 IP 方案亦可用於人工智慧 / 機器學習（AI / ML）、自動駕駛、自動資料採集系統（ADAS）、加密貨幣挖礦、高效能計算機（HPC）等領域。
【通道模擬 GDDR6 16G“資料眼”。圖自：Cadence 官網】
與此同時，作為全球最大的動態隨機儲存器（DRAM）製造商，三星也有益讓 GDDR6 用於更多的非圖形應用場合。
據悉，7LPP 是三星最先進的製造工藝，在特定層級上使用了極紫外光刻（EUVL）。目前該技術被用於一款未具名的 SoC 上，預計未來會有更廣泛的運用。
來自 Cadence 的 GDDR6 IP 方案，能夠極大地增強 7LPP 工藝對 SoC 晶片設計師的吸引力。遺憾的是，當前三星的 EUVL 產能還極其有限。
Cadence 剛剛宣佈，已經在三星 7LPP 工藝基礎上，完成了其 GDDR6 IP 的製造。這項進展，有望為其它 SoC 快速、便捷地整合對 GDDR6 記憶體的支援，奠定成功的基礎。
Cadence 的 GDDR6 IP 解決方案，包含了自家的 Denali 記憶體控制器、實體介面、以及驗證 IP 。其控制器和 PHY 的每個引腳，支援高達 16Gbps 的資料傳輸。
此外，該方案的低誤位元速率（Low BER）特性，可減少記憶體總線上的重試延遲、從而保障更高的記憶體頻寬。
該 IP 包屬於 Cadence 的參考設計，允許 SoC 開發人員快速複製，以加速晶片的測試與推出。
通常情況下，GDDR 記憶體多被用於顯示卡，但發展到 GDDR6 這一代，事情變得有些不一樣。以美光為代表的許多企業，正試圖將 GDDR6 推廣到其它應用場景。
Cadence 表示，除顯示卡外，其 GDDR6 IP 方案亦可用於人工智慧 / 機器學習（AI / ML）、自動駕駛、自動資料採集系統（ADAS）、加密貨幣挖礦、高效能計算機（HPC）等領域。
【通道模擬 GDDR6 16G“資料眼”。圖自：Cadence 官網】
與此同時，作為全球最大的動態隨機儲存器（DRAM）製造商，三星也有益讓 GDDR6 用於更多的非圖形應用場合。
據悉，7LPP 是三星最先進的製造工藝，在特定層級上使用了極紫外光刻（EUVL）。目前該技術被用於一款未具名的 SoC 上，預計未來會有更廣泛的運用。
來自 Cadence 的 GDDR6 IP 方案，能夠極大地增強 7LPP 工藝對 SoC 晶片設計師的吸引力。遺憾的是，當前三星的 EUVL 產能還極其有限。