回覆列表
-
1 # 大哥很符合剛剛好
-
2 # 使用者27364811643
硬體介面主要有:
IDE
IDE的英文全稱為“IntegratedDriveElectronics”,即“電子整合驅動器”,它的本意是指把“硬碟控制器”與“盤體”整合在一起的硬碟驅動器。
SCSI
SCSI的英文全稱為“SmallComputerSystemInterface”(小型計算機系統介面),是同IDE(ATA)完全不同的介面,IDE介面是普通PC的標準介面,而SCSI並不是專門為硬碟設計的介面,是一種廣泛應用於小型機上的高速資料傳輸技術。
光纖通道
光纖通道的英文拼寫是FibreChannel,和SCSI介面一樣光纖通道最初也不是為硬碟設計開發的介面技術,是專門為網路系統設計的,但隨著儲存系統對速度的需求,才逐漸應用到硬碟系統中。
……
1)TTL電平介面:
這個介面型別基本是老生常談的吧,從上大學學習類比電路、數位電路開始,對於一般的電路設計,TTL電平介面基本就脫不了“干係”!它的速度一般限制在30MHz以內,這是由於BJT的輸入端存在幾個pF的輸入電容的緣故(構成一個LPF),輸入訊號超過一定頻率的話,訊號就將“丟失”。它的驅動能力一般最大為幾十個毫安。正常工作的訊號電壓一般較高,要是把它和訊號電壓較低的ECL電路接近時會產生比較明顯的串擾問題。
(2)CMOS電平介面:
我們對它也不陌生,也是經常和它打交道了,一些關於CMOS的半導體特性在這裡就不必囉嗦了。許多人都知道的是,正常情況下CMOS的功耗和抗干擾能力遠優於TTL。但是!鮮為人知的是,在高轉換頻率時,CMOS系列實際上卻比TTL消耗更多的功率,至於為什麼是這樣,請去問半導體物理理論吧。
由於CMOS的工作電壓目前已經可以很小了,有的FPGA核心工作電壓甚至接近1.5V,這樣就使得電平之間的噪聲容限比TTL小了很多,因此更加加重了由於電壓波動而引發的訊號判斷錯誤。眾所周知,CMOS電路的輸入阻抗是很高的,因此,它的耦合電容容量可以很小,而不需要使用大的電解電容器了。
由於CMOS電路通常驅動能力較弱,所以必須先進行TTL轉換後再驅動ECL電路。此外,設計CMOS介面電路時,要注意避免容性負載過重,否則的話會使得上升時間變慢,而且驅動器件的功耗也將增加(因為容性負載並不耗費功率)。
(3)ECL電平介面:
這可是計算機系統內部的老朋友啊!因為它的速度“跑”得夠快,甚至可以跑到幾百MHz!這是由於ECL內部的BJT在導通時並沒有處於飽和狀態,這樣就可以減少BJT的導通和截止時間,工作速度自然也就可以提上去了。
But,這是要付出代價的!它的致命傷:功耗較大!它引發的EMI問題也就值得考慮了,抗干擾能力也就好不到哪去了,要是誰能夠折中好這兩點因素的話,那麼他(她)就該發大財了。還有要注意的是,一般ECL積體電路是需要負電源供電的,也就是說它的輸出電壓為負值,這時就需要專門的電平移動電路了。
(4)RS-232電平介面:
玩電子技術的基本沒有誰不知道它的了(除非他或她只是電子技術專業的“門外漢”)。它是低速序列通訊介面標準,要注意的是,它的電平標準有點“反常”:高電平為-12V,而低電平為+12V。So,當我們試圖透過計算機與外設進行通訊時,一個電平轉換晶片MAX232自然是少不了的了。但是我們得清醒地意識到它的一些缺點,例如資料傳輸速度還是比較慢、傳輸距離也較短等。
(5)差分平衡電平介面:
它是用一對接線端A和B的相對輸出電壓(uA-uB)來表示訊號的,一般情況下,這個差分訊號會在訊號傳輸時經過一個複雜的噪聲環境,導致兩根線上都產生基本上相同數量的噪聲,而在接收端將會把噪聲的能量給抵消掉,因此它能夠實現較遠距離、較高速率的傳輸。工業上常用的RS-485介面採用的就是差分傳輸方式,它具有很好的抗共模干擾能力。
(6)光隔離介面:
光電耦合是以光訊號為媒介來實現電訊號的耦合和傳遞的,它的“好處”就是能夠實現電氣隔離,因此它有出色的抗干擾能力。在電路工作頻率很高的條件下,基本只有高速的光電隔離介面電路才能滿足資料傳輸的需要。
有時為了實現高電壓和大電流的控制,我們必須設計和使用光隔離介面電路來連線如上所述的這些低電平、小電流的TTL或CMOS電路,因為光隔離介面的輸入迴路和輸出迴路之間可以承受幾千伏特的高壓,足以滿足一般的應用了。
此外,光隔離介面的輸入部分和輸出部分必須分別採用獨立的電源,否則的話還是有電氣聯絡,也就不叫隔離了。
(7)線圈耦合介面:
它的電氣隔離特性好,但是允許的訊號頻寬有限。例如變壓器耦合,它的功率傳輸效率是非常高的,輸出功率基本接近其輸入功率,因此,對於一個升壓變壓器來說,它可以有較高的輸出電壓,但是卻只能給出較低的電流。
此外,變壓器的高頻和低頻特性並不讓人樂觀,但是它的最大特點就是可以實現阻抗變換,當匹配得當時,負載可以獲得足夠大的功率,因此,變壓器耦合介面在功率放大電路設計中很“吃香”。