全幀（Full-Frame）CCD

半導體區域既可以作為光電元件，也可以作為電荷轉移器件，這有點違反直覺，但這正是 FF CCD 中發生的事情。在整合過程中，畫素位置響應入射光子積累電荷，在整合之後，電荷包垂直地透過畫素位置向水平移位暫存器移動。

一般情況下，我們透過應用精心定時的時鐘訊號來獲得 CCD 畫素資料，這些時鐘訊號依次在器件的電荷傳輸結構中產生電位阱和電位屏障。在全幀 CCD 中，我們需要能夠將這些控制電壓應用到同樣起光電探測器作用的區域，因此，柵極電極由透明多晶矽製成。

全幀 CCD 相對而言比較簡單且易於製造，並且它們允許整個 CCD 表面具有光敏性。這使矽的給定區域中可以包含的畫素數量最大化，同時也使每個畫素中實際上能夠將光子轉換為電子的部分最大化。

然而，一個主要的限制是需要一個機械快門（或一個同步的、短時間的光源稱為頻閃）。CCD 的光啟用區並不會因為你已經決定是時候執行讀出而停止光啟用。如果沒有在曝光週期完成後阻擋入射光的機械快門，則在（有意）整合期間生成的電荷包將被讀出期間到達的光損壞。

這是全幀 CCD 的基本架構

幀傳輸（Frame-Transfer）CCD

一般來說，我們更喜歡用電子方式控制曝光，快門（像任何其他快速移動的高精度機械裝置一樣）使設計更加複雜，最終產品更加昂貴，整個系統更容易出現故障。在電池供電的應用中，驅動物理物體所需的額外能量也是不可取的。

FT-CCD 允許我們保持 FF-CCD 的一些優點，同時（幾乎）不需要快門。這是透過將 FF CCD 分成兩個大小相等的部分來實現的。其中一個部分是普通的光敏成像陣列，另一個部分是遮蔽入射光的儲存陣列。

在整合之後，用於所有畫素的電荷包被快速地傳輸到儲存陣列，然後在儲存陣列中發生讀出。當讀取儲存位置時，活動畫素可以為下一影象累積電荷，這使得幀傳輸 CCD 能夠獲得比全幀 CCD 更高的幀速率。

說 FT 架構幾乎消除了快門，因為無快門設計會遇到一個稱為垂直塗抹的問題。電荷包從活動畫素到儲存位置的傳輸很快，但不是瞬間發生的，因此在垂直傳輸期間到達感測器的光可以改變影象資訊。

FT 架構的主要缺點是成本較高，並且相對於影象質量而言面積增大，因為基本上是使用 FF 感測器，然後將畫素數減少兩倍。

幀傳輸 CCD 在全幀架構中增加了一個儲存陣列

線間傳輸（Interline-Transfer）CCD

我們需要的最後一個主要的架構改進是將整合電荷快速轉移到儲存區域，從而將汙跡降低到可以忽略的程度。線間傳輸 CCD 透過提供與每個光活動位置相鄰的儲存（和傳輸）區域的網路來實現這一點。曝光完成後，感測器中的每個電荷包同時傳輸到非光敏垂直移位暫存器中。

因此，它的 CCD 能夠以最小的拖影實現電子快門，並且像 FT-ccd 一樣，它們可以在讀出期間整合，從而保持較高的幀速率能力。然而，如果光生電荷在讀出過程中從光活性柱洩漏到相鄰的垂直移位暫存器中，則可能發生一些塗抹。如果應用程式不需要高幀速率，則可以透過延遲積分直到讀出完成來消除此問題。

線間 CCD 不需要幀傳輸 CCD 中使用的大儲存部分，但它們引入了一個新的缺點：感測器成為將光子轉換為電子的效率較低的手段，因為每個畫素位置現在都由光電二極體和垂直移位暫存器的一部分組成。換言之，部分畫素對光不敏感，因此相對於落在畫素區域上的光的量產生較少的電荷。這種靈敏度的損失透過在感測器上新增將入射光集中到每個畫素的光活動區域的微小透鏡而大大減輕，但是這些“微透鏡”有其自身的一系列困難。

在行間傳輸架構中，儲存（和垂直傳輸）區域位於光活性柱之間。

結論

希望這篇文章能幫助理解在設計 CCD 影象感測器時所涉及的權衡。全幀 CCD 可能看起來是最“原始”的型別，但它們仍然是不需要高幀速率的系統中的首選，並且可以容忍閃光燈或機械快門的使用。幀傳輸 CCD 和線間傳輸 CCD 具有更多的用途，在某些應用中具有關鍵的優勢。