先來簡單的回答一下兩個問題，再展開來談。芯片在測試階段主要檢測其在製造過程中的缺陷。ATE測試是在post-silicon階段，也就是製造完成後，對芯片進行測試。為什麼要做測試？在這裡要引出來兩個概念defects和fault models，也就是是缺陷和故障模型。缺陷：是指電路因物質方面的原因而改變了其本來的結構，它出現在器件製造或使用階段，通常是指因製造加工條件的不正常和工藝設計有誤等造成電路不正常的物理結構，例如引線的開路、短路等.故障：是缺陷抽象級的表示，由於引起芯片發生故障的製造缺陷原因多種多樣，為了便於分析和判斷故障，需要將故障的特徵進行抽象和分類，把呈現同樣效果的故障歸併成同一種故障類型，並使用同一種描述方法，這種故障描述方式稱為故障模型。
芯片測試概述芯片測試分兩個階段，一個是CP（Chip Probing）測試，也就是晶圓（Wafer）測試。另外一個是FT（Final Test）測試，也就是把芯片封裝好再進行的測試。CP測試的目的就是在封裝前就把壞的芯片篩選出來，以節省封裝的成本。同時可以更直接的知道Wafer 的良率。CP測試可檢查fab廠製造的工藝水平。現在對於一般的wafer成熟工藝，很多公司多把CP給省了，以減少CP測試成本。具體做不做CP測試，就是封裝成本和CP測試成本綜合考量的結果。一片晶圓越靠近邊緣，die（一個小方格，也就是一個未封裝的芯片）出問題的概率越大。
隨著芯片規模的越來越大，測試也更為複雜。ATE（Automatic Test Equipment）也就應運而生。 目前ATE公司最大的是Teradyne和愛德萬，NI目前也在做這一塊，並且很多小公司都在用NI的儀器。國內的公司知名的有長川科技。ATE作為集成了眾多高精密的Instruments的設備，價格自然不菲。一臺泰瑞達的高端Ultra Flex可以買上海的幾套房！
芯片測試流程在測試之前，當然要有ATE設備，CP測試需要Probe Card, FT測試需要Load board, Socckt等。來一張全家福吧。最下邊左一是Load Board(又叫DUT Board), 左二是Probe Card.
然後由芯片設計公司來提供Design Spec和Test Spec(datasheet)來制定Test Plan,開發測試程序，建立測試項。
Test Plan示意圖：
DC parameters Test主要包含以下測試，Continuity測試(又稱open/short test)主要是檢查芯片的引腳以及和機臺的連接是否完好。其餘的測試都是檢查DC電氣參數是否在一定的範圍內。Continuity TestLeakage Test (IIL/IIH)Power Supply Current Test (IDDQ)Other Current/Voltage Test (IOZL/IOZH, IOS, VOL/IOL, VOH/IOH)LDO，DCDC 電源測試。以下這張圖就是open/short test原理示意圖，DUT（Device Under Test）的引腳都掛有上下兩個保護二極管，根據二極管單向導通以及截至電壓的特性，對其拉/灌電流，然後測試電壓，看起是否在設定的limit範圍內。整個過程是由ATE裡的instruments PE(Pin Electronics)完成的。
Digital Functional Test這部分的測試主要是跑測試向量（pattern），pattern則是設計公司的DFT工程師用ATPG（auto test pattern generation）工具生成的。pattern測試基本就是加激勵，然後捕捉輸出，再和期望值進行比較。
與Functional Test相對應的的是Structure Test，應用Structure Test能更好的提高覆蓋率。當然還有Build-in-Self-Test (BIST）主要是針對memory進行的測試。AC Parameters Test主要是AC Timing Tests，包含Setup Time, Hold Time, Propagation Delay等時序的檢查。ADC and DAC Test主要是數模/模數混合測試，檢查信號經過ADC/DAC後的信號是否符合期望，這個地方涉及到的信號知識比較多。總體來說包含靜態測試和動態測試。Static Test – Histogram method (INL, DNL)Dynamic Test – SNR, THD, SINAD其他測試除了以上常規測試項，根據芯片的類型不同可能會進行不同的測試，比如RF測試，SerDes高速測試。除此之外還有Efuse測試，Efuse最終會在芯片上燒寫這個芯片的基本信息，包括製造廠商代號，wafer的批次及編號，這個die在wafer上的座標以及時間等，方便後續對有問題芯片的溯源。一個基本的測試流程圖如下：
所有的測試項都是在ATE上執行的，一般會執行幾秒到幾十秒，因為ATE是根據機時來付費的（很少有海思，蘋果這種土豪公司一次買數十臺），所以縮短測試時間變得尤其重要！另外一般芯片在量產測試的時候，都是百萬顆或者千萬顆，每個芯片節省一秒，總體來說縮短的時間還是很可觀的。在測試執行完成後，ATE會輸出一個Datalog，以顯示測試結果。對於測試pass或fail測試項的不同，也會對其進行分類(Bin)，最後由Handler分揀。datalog 示意圖：
以上就是芯片的測試完整流程。再放兩張芯片測試的封測廠/實驗室的環境圖：
寫在最後：一個完備的的芯片測試不是靠芯片測試工程師一個人完成的，而是需要設計工程師，DFT工程師的支持，以及由可靠的EDA工具，優秀的硬件支撐等多方因素共同決定的。芯片測試是極其重要的一環，有缺陷的芯片能發現的越早越好。在芯片領域有個十倍定律，從設計-->製造-->封裝測試-->系統級應用，每晚發現一個環節，芯片公司付出的成本將增加十倍！！！所以測試是設計公司尤其注重的，如果把有功能缺陷的芯片賣給客戶，損失是極其慘重的，不僅是經濟上的賠償，還有損信譽。因此芯片測試的成本也越來越高！
在 IC 行業，每一個環節都要十分小心，一次流片的費用在數十萬美金，一天的ATE機臺使用幾百美金。而一個芯片的利潤可能只有幾美分。這也是IC行業投資週期長，收益少的原因，基本前幾年都在虧錢。幸運的是國家越來越重視芯片了，期待國內IC發展能越來越好。