當電晶體可以產生0、1的訊號後，如何組合這些訊號，將基態的訊號提升維度，就是擺在人們面前的問題了。如果說一個個電晶體是獨立的點，連線它們後，就可以形成線性資訊，由0維的有無，升級為1維的線性狀態。於是有了邏輯閘電路。

基礎的邏輯閘有

1）、與門（英語：AND gate）， 當輸入均為高電平（1）時，輸出才為高電平（1）；若輸入中有一個或以上低電平時（0），則輸出為低電平（0）。

2）、或門（英語：OR gate）， 只要輸入中有一個為高電平時（1），輸出就為高電平（1）；只有當所有的輸入全為低電平時（0），輸出才為低電平（0）。

3）、非門（英語：NOT gate），當其輸入端為高電平（1）時輸出端為低電平（0），當其輸入端為低電平（0）時輸出端為高電平（1）。也就是說，輸入端和輸出端的電平狀態總是反相的。

由基礎邏輯閘電路可以組合成與非門、或非門、異或門、同或門等邏輯閘。邏輯閘的組合可以形成不同條件的訊號。由不同狀態的輸入，產生對應的輸出，意味著可以將基態的存在資訊，歸類至對應的處理執行緒，產生了線性的訊號。例如實現一個半加器，將輸入的0維狀態資訊，組合成了1維的線性訊號，按照類別輸出。

中國的太極哲學中有“太極生兩儀,兩儀生四象”的內容，同樣是由0維的狀態，升級為1維的資訊，同學們可以思考一下。