採用窄溝槽的氧化鎵肖特基勢壘二極體在電壓阻斷和漏電流方面樹立了新的標杆。

WENSHEN LI, ZONGYANG HU, KAZUKI NOMOTO, DEBDEEP JENA和HUILI GRACE XING ，康奈爾大學

人們一直在不斷努力將寬頻隙半導體材料運用於電力電子器件中，這並沒有什麼可奇怪的。畢竟，材料的帶隙越寬，其擊穿場就越大，為製造相同材料厚度下具有更高擊穿電壓的器件打開了大門。然而，大自然並不總是那麼慷慨。通常，向更寬頻隙的轉變伴隨著更具挑戰性的摻雜，以及製造高質量的天然（同質）襯底的困難。從這些方面來看，氧化鎵似乎比碳化矽和氮化鎵更有優勢。氧化鎵最有前途的形式之一是它的β相，其帶隙為4.5-4.7 eV。幸運的是，很容易實現n型可控摻雜，摻雜濃度範圍為1015cm-3到1020cm-3。得益於其在上述整個範圍內的淺施主能級，在室溫下其摻雜效率也非常高。Ga₂O₃的另一個令人鼓舞的方面是，這種材料的單晶襯底可以很容易地用熔體法生長技術進行生長，類似於單晶矽襯底的製造。有了所有這些希望，是否有可能充分利用Ga₂O₃的寬頻隙所帶來的所有好處，並展示出優於SiC和GaN的器件？為了幫助回答這個問題，我們團隊在康奈爾大學一直致力於Ga2O3垂直功率器件的開發。透過採用垂直結構，能夠在每個芯片面積上承載更多電流，同時也充分利用了Ga₂O₃單晶襯底易於獲得的優勢。我們的目標是證明Ga₂O₃可以提供的最高的單極器件效能--預計它將遠高於SiC和GaN，這主要歸功於其卓越的帶隙，使其擊穿電場可躍升至6-8 MV/cm。採用窄溝槽的氧化鎵肖特基勢壘二極體在電壓阻斷和漏電流方面樹立了新的標杆。

WENSHEN LI, ZONGYANG HU, KAZUKI NOMOTO, DEBDEEP JENA和HUILI GRACE XING ，康奈爾大學

人們一直在不斷努力將寬頻隙半導體材料運用於電力電子器件中，這並沒有什麼可奇怪的。畢竟，材料的帶隙越寬，其擊穿場就越大，為製造相同材料厚度下具有更高擊穿電壓的器件打開了大門。然而，大自然並不總是那麼慷慨。通常，向更寬頻隙的轉變伴隨著更具挑戰性的摻雜，以及製造高質量的天然（同質）襯底的困難。從這些方面來看，氧化鎵似乎比碳化矽和氮化鎵更有優勢。氧化鎵最有前途的形式之一是它的β相，其帶隙為4.5-4.7 eV。幸運的是，很容易實現n型可控摻雜，摻雜濃度範圍為1015cm-3到1020cm-3。得益於其在上述整個範圍內的淺施主能級，在室溫下其摻雜效率也非常高。Ga₂O₃的另一個令人鼓舞的方面是，這種材料的單晶襯底可以很容易地用熔體法生長技術進行生長，類似於單晶矽襯底的製造。有了所有這些希望，是否有可能充分利用Ga₂O₃的寬頻隙所帶來的所有好處，並展示出優於SiC和GaN的器件？為了幫助回答這個問題，我們團隊在康奈爾大學一直致力於Ga2O3垂直功率器件的開發。透過採用垂直結構，能夠在每個芯片面積上承載更多電流，同時也充分利用了Ga₂O₃單晶襯底易於獲得的優勢。我們的目標是證明Ga₂O₃可以提供的最高的單極器件效能--預計它將遠高於SiC和GaN，這主要歸功於其卓越的帶隙，使其擊穿電場可躍升至6-8 MV/cm。

一個明智的結缺乏p型摻雜是Ga₂O₃的一個缺點。由於這一缺點，我們在器件中加入了金屬-絕緣體-半導體(MIS)結，以提高其阻斷電壓。正如我們在下面將要看到的，使用這種形式的結其背後的原因並不簡單。讓我們首先考慮處於反向偏壓下的MIS結構：由於器件內的熱能將電子從價帶激發到導帶，因此半導體在結的附近進入深度耗盡，並且形成了所謂的反型層。這不是一個好訊息，因為一旦反型層形成了，整個反向偏置就會在MIS結構的絕緣層上下降，從而導致絕緣層以及功率器件發生災難性故障。防止這種災難性故障發生的唯一選擇是迅速疏散排空所產生的少數載流子。在此處，這意味著要及時地排空n型半導體中的空穴。這個過程中的一個關鍵品質因數是與反轉過程相關的時間常數(如圖1所示，這個特性取決於帶隙的大小)。對於具有小帶隙的半導體，例如矽和GaAs，在室溫下幾秒或幾分鐘內就會形成反型層；在電力裝置經常執行所處的高溫下，因為時間常數下降了幾個數量級，這個時間就短得多了。因此，在矽和GaAs器件中，需要適當的p型接觸來清除由熱激發或碰撞電離產生的空穴。

圖1：MIS-結中反轉時間常數估值隨帶隙的變化關係（形成反型層的時間隨著帶隙的增加而指數增加，從而允許在寬頻隙半導體中使用MIS結來進行電壓阻斷，而不需要擔心MIS結隨時間的驟回。或者，從另一個角度來看這個圖，有必要在窄帶隙半導體中使用p型接觸，但是在寬頻隙半導體中可以避免它們，無需使用p型接觸。）

與此形成鮮明對比的是，只要Ga₂O₃半導體足夠純，並且沒有發生光學吸收或碰撞電離來產生空穴，幾乎從來不需要擔心從Ga₂O₃中抽空空穴。氧化鎵具有4.5-4.7 eV的帶隙，能夠有效地抑制反型層的形成；並且由這種氧化物製成的器件封裝後就避免了外部光吸收。事實上，對於Ga₂O₃來說，碰撞電離所需的電場如此之高，以至於它幾乎不能由真正的絕緣體支撐。即使發生碰撞電離，由於極化子效應和超平坦價帶的影響，產生的空穴也是高度局域化的。這就使得疏散排空這些空穴變得非常困難，最好的改進方式就是在一開始就抑制它們的產生。基於我們剛才提出的論點，我們正在尋求一種採用MIS結進行電壓阻斷並能避免p-n結的體系結構。在MIS結構中，與反型層形成相關的時間常數的重要性並不廣為人知。然而，它卻是寬頻隙和超寬頻隙半導體的另一個重要優點。

增加溝槽我們一直致力於肖特基勢壘二極體的開發。雖然該器件屬於單極性器件，能夠實現很快的開關速度，但是會受到擊穿電壓較低且漏電流較高的不利影響。為了解決這兩個缺點，我們在肖特基接觸周圍設計了一個電荷耦合機制。設計結果是這樣的：一個溝槽-MIS勢壘肖特基二極體(見下圖2)，這是一種可有效降低頂部肖特基接觸附近電場的器件。

圖2：氧化鎵溝槽-MIS肖特基勢壘二極體具有周期性的鰭狀溝道，刻蝕形成。覆蓋溝槽的MIS結提供了一種電荷耦合機制，從而有效地降低了頂部肖特基接觸附近的電場。

對我們設計的一種器件進行模擬，該器件的鰭溝道寬度為1微米、溝道深度為1.5微米，模擬結果揭示了二極體阻擋2.44千伏時的電場分佈—這是迄今為止我們所能達到的最高擊穿電壓。根據這些計算，電荷耦合機制將肖特基接觸附近的電場強度降低到了1兆伏/釐米以下。由於溝槽狀結構，電場的終端主要是指向側壁處的金屬，而不是指向頂部肖特基金屬。相比之下，在沒有獲得電荷耦合效應的常規肖特基勢壘二極體中，表面電場為4兆伏/釐米。如此高的表面電場將產生不可接受的高的漏電流密度。

圖3：在2.44千伏下，鰭溝道寬度為1微米的溝槽二極體單元中的模擬電場分佈。即使最高平行平面電場達到4.3兆伏/釐米，肖特基接觸附近的電場仍然小於1兆伏/釐米，這要歸功於溝槽-MIS結構提供的電荷耦合效應。在溝槽底部附近存在5.9兆伏/釐米的電場峰值。

我們結構的另一個好處是，它天然地在器件邊緣處提供場鍍，從而減少Ga₂O₃邊緣結構的場擁擠。由於絕緣層必須承受高電場，因此需要一種具有高擊穿電場和高介電常數的介電材料。氧化鋁滿足這些要求，我們透過原子層沉積技術來製備。氧化鋁的另一個優點是其相當大的帶隙，導致氧化鎵產生足夠大的導帶偏移，從而有利於抑制透過MIS結的隧道電流。我們在(001)取向的外延晶片上製作二極體。它們是由新水晶科技（Novel Crystal Technology）公司利用HVPE（氫化物氣相外延）技術生長的。漂移層的淨摻雜濃度約為，厚度為10微米，其被設計用於製造能夠阻擋3千伏的器件。為了研究鰭片幾何形狀的影響，我們製作了二極體和寬度在1微米至8微米範圍內的鰭片狀溝道的組合產品。鰭片寬度越窄，表面電場的降低越大，因此預期的漏電流密度就會越低。我們利用幹法蝕刻技術形成溝槽，使用金屬掩模圖案。利用我們的蝕刻工藝方案，我們能夠得到平滑彎曲的溝槽拐角，這可以在截面掃描電子顯微鏡影象中看到(見下圖4)。拐角的平滑度有助於減少在尖角器件中普遍存在的場集聚的問題。

圖4：溝槽肖特基勢壘二極體的掃描電子顯微鏡橫截面影象。可以看到平滑彎曲的溝槽拐角輪廓，這有利於減輕場集聚效應。

在晶片背面形成歐姆接觸之後，在鰭溝道頂部為肖特基接觸形成開口（空缺）之前，我們透過原子層沉積技術製備氧化鋁。接觸是透過蒸發鎳，然後濺射鈦和鉑來形成的，從而在鰭溝道的側壁上形成金屬覆蓋層。

調整洩漏，提升電壓正如預期，我們的溝槽肖特基勢壘二極體在1.25伏時導通，這一數字與普通二極體相近(見下圖5)。我們發現溝槽二極體的差分導通電阻由鰭面積與總器件面積之比決定。當該數值為50%時，溝槽肖特基勢壘二極體的比導通電阻為10mΩcm2。相比之下，在常規肖特基勢壘二極體中，這個數字僅為7mΩcm2。較高的數字源於鰭狀通道內受限的電流路徑，這是我們稍後將要談到的高階反向阻斷能力所要付出的代價。值得注意的是，導通電阻的增加不是固定的，可以透過提高鰭面積比和增加鰭溝道中的有效電子遷移率來實現最小化。

圖5：與常規肖特基勢壘二極體相比，溝槽肖特基勢壘二極體的正向電流-電壓特性。所有二極體的導通電壓幾乎相同。

反向特性的改善遠超過了導通電阻的損失(如圖下6所示，溝槽二極體的反向電流-電壓特性)。我們發現，與常規肖特基勢壘二極體相比，我們這種基於溝槽的變化結構具有更低的漏電流和更高的擊穿電壓。我們的測量還表明，鰭越窄，由於電荷耦合效應的增加，因而漏電流會越低。因此，寬度為1 微米的鰭溝道器件具有最低的漏電流密度。我們的製造工藝還有待進一步最佳化，器件的漏電流存在一定程度的不均勻性。在幾個寄生漏電流最小的1微米和2微米通道器件中，即使電壓超過2千伏，漏電流也低於我們測量的本底噪聲1 µA/cm²。如此低的漏電流是非常有益的，因為它可以降低器件在關斷狀態下的功耗。即使在2千伏的電壓下工作，我們的低漏電流器件也只有一個幾mW /cm²量級的功率損耗。商用千伏級肖特基器件的反向阻斷電壓通常規定為1mA /cm²左右的漏電流密度，從這個角度來看，我們器件的漏電流值是非常低的。商用器件承受比規定阻斷電壓更高的電壓而不會發生破壞性擊穿，是有可能的。然而，在這種狀態下工作會增加它們的漏電流，並引起較高的關斷狀態下的功率損耗。換句話說，由於漏電流施加的限制，材料的完全電壓阻斷能力可能沒有被得到充分的利用。透過減少漏電流，我們將能夠探測材料的固有電壓處理能力。理解 Ga₂O₃的基本極限對於促進我們去進一步理解超寬頻隙材料器件的實用性至關重要。

圖6：與常規肖特基勢壘二極體相比下，溝槽肖特基勢壘二極體的反向電流-電壓特性。溝槽二極體具有較低的漏電流密度和較高的擊穿電壓。

較窄鰭的好處不僅限於降低漏電流，還包括提高擊穿電壓。其擊穿電壓可高達2.44 kV，這是我們具有1 µm通道的二極體中最高的擊穿電壓。為了理解這一趨勢，我們模擬了在所有鰭寬度下的反向偏置電場的分佈。這些計算表明，由於電場集聚，在器件有源區內的溝槽底部的拐角處電場達到峰值。在較窄的通道中，由於空間電荷的減少，電場峰值較小。最好要避免較高的電場峰值，因為它們會降低擊穿電壓。根據我們的模擬結果，對於所有寬度的鰭，在二極體的擊穿電壓下，Ga₂O₃中的峰值電場均達到了5.9兆伏/釐米。這表明，我們所有的二極體，無論其鰭片的寬度如何，都會在溝槽拐角處發生故障。因此，為了實現高的阻斷電壓，必須在同時使用窄的鰭和較平滑的拐角。然而，值得注意的是，即使是使用我們最新的未最佳化的設計工藝，最高平行平面電場也可以達到4.3兆伏/釐米，這是碳化矽和氮化鎵無法達到的值。

圖7：康奈爾大學制作的溝槽肖特基勢壘二極體賦予了垂直Ga₂O₃功率器件最高水平的效能。電子遷移率的提高，再加上電場分佈調控的最佳化，可能會進一步促使器件效能接近Ga2O3的極限。

從二極體到電晶體我們的另一項並行工作是開發垂直鰭溝道電晶體。使用與我們的二極體類似的結構，我們製造了第一個擊穿電壓高於1 kV的常關型電晶體。去年報道的這個結果來自於一個品質因數超過矽單極器件極限的電晶體。從那以後，我們將常關型電晶體的擊穿電壓逐步提高到了1.6千伏以上，同時還仍然保持了出色的導通電阻。由於我們的垂直鰭溝道電晶體與我們的溝槽肖特基勢壘二極體有許多相似之處，我們對這些溝槽二極體的器件物理以及該器件的工藝最佳化的見解和經驗可以直接地應用到我們在電晶體研究和最佳化的工作中去。

繼續前進在去年12月的國際電子器件會議(IEDM)上，我們報告了我們的溝槽二極體的結果，表明這些器件為Ga2O3垂直型功率器件的擊穿電壓和Baliga品質因數樹立了新的標竿。在我們的2微米鰭通道二極體上進行脈衝測試，Baliga品質因數為0.45千兆瓦/平方釐米。這些器件超過了矽單極器件的極限(見上圖7)，但尚未達到碳化矽的極限。對導通電阻的分析表明，在我們最新的二極體中，其有效遷移率遠低於預期值。我們將其歸因於未最佳化的表面處理工藝或初始晶圓的質量。如果我們能夠實現150 cm2V-1s-1的遷移率，這在輕摻雜Ga2O3 (摻雜濃度約1015 -1016每立方厘米)中已有報道，我們的溝槽二極體的導通電阻將下降3倍，僅有3mΩcm2，從而使得預計的品質因數非常接近碳化矽的單極器件極限。這種遷移率不是空想，因為在Ga2O3中室溫遷移率的測量值最高可達約180 cm2V-1s-1。如今碳化矽的銷量飛速增長，氮化鎵也緊隨其後。這表明寬頻隙器件正開始綻放它們的獨特潛能。下一個將會是Ga2O3，它現正在快速發展之中。雖然缺少天然的p型摻雜對一些傳統器件設計帶來阻礙，但是透過轉向諸如MIS-結之類的結構，我們已經表明可以製造出良好效能的功率器件。顯然，在熔融生長的高質量同質襯底的支援下，Ga2O3能夠提供具有前所未有的單極性能和大規模生產能力的功率器件。

擴充套件閱讀

W. Li et al. in IEDM Tech. Digest 2018 p. 8.5.1W. Li et al. Appl. Phys. Lett. 113 202101 (2018)Z. Hu et al. IEEE Electron Device Lett. 39 869 (2018)