文章導讀

以 SiC /GaN 為代表的第三代半導體功率電子學已成為當今功率電子學創新發展的主流， 超寬禁帶半導體金剛石功率電子學將有可能成為下一代固態功率電子學的代表，目前金剛石半導體及器件最新進展如何？存在哪些技術痛點？未來發展態勢如何？

關鍵詞：金剛石場效應電晶體 ( FET) ; 射頻 ( ＲF)FET; 金剛石上 GaN HEMT; 功率電子學

研究背景

在後摩爾時代， 碳基電子學的發展受到人們的廣泛關注， 在納電子學領域， 以一維的碳奈米管和二維的石墨烯為主的碳基納電子學研究取得重大進展， 而在功率電子學領域， 以終結半導體著稱的金剛石功率電子學的研究也呈現出勃勃生機， 展現出其將成為下一代功率電子學的潛力。

由於金剛石具有優異的半導體性質，近10年來行業研究熱潮與進展出現許多新的突破，接下將從金剛石材料、功率二極體、功率 FET 與 IC、RF FET 和金剛石上 GaN HEMT 等幾方面綜述金剛石功率電子學的發展路線、最新進展和未來發展趨勢。

材料研究進展

1、金剛石材料

作為下一代功率電子學的候選者， 金剛石功率電子學將可能在高壓大功率、高頻開關、低損耗和高散熱等方面優於寬禁帶半導體 SiC 和 GaN 功率電子學， 為此， 要求金剛石材料的研究向大尺寸、低缺陷、低電阻率和高導熱的方向發展。

1. 1 大尺寸金剛石及晶圓

目前金剛石製備方法主要有高溫高壓和各類化學氣相沉積 ( CVD) 法。製備大尺寸金剛石及晶圓的技術主要有同質外延生長、馬賽克晶圓製備和異質外延生長等技術。

合成高質量的同質外延金剛石層是製備金剛石電子器件的重要技術之一， 其具有缺陷密度低的特點， 最大尺寸可達 0. 5 英寸 。在微波等離子化學氣相沉積 ( MWPCVD) 生長技術中突破了加氮高速生長、脈衝放電高效率生長和離子注入剝離等關鍵技術後， 近 10 年來又實現了多方向重複的三維 MWPCVD 高速外延生長 ( 生長速率 100 μm·h－1) ， 大尺寸、厚而無多晶金剛石邊緣的生長和採用等離子體 CVD 在 ( H、C、 N、O)系統中 200 h 無邊界連續生長等創新技術。功率電子器件的應用要求高質量的 CVD 金剛石薄膜， 其可承受很高的電場、具有相對較高的生長速率和低缺陷密度。

為了獲得更大尺寸的單晶 CVD 金剛石薄片，研究人員開始嘗試採用馬賽克的拼接技術。近 10年來採用馬賽克的拼接技術製備了 2 英寸單晶金剛石晶圓， 創新技術包括: 離子注入剝離工藝克隆籽晶片拼接; “平鋪克隆”的新馬賽克技術; 2 英寸馬賽克拼接中適當的克隆片晶向防開裂和襯底溫度均勻技術; CVD 方法共生馬賽克 SCD 的工藝等。

採用異質外延技術可以在異質晶圓襯底上實現大尺寸金剛石薄膜的生長， 如 MgO、SrTiO3、Al2O3和氧化釔穩定氧化鋯 ( YSZ) /Si， 其主要不足是缺陷密度高。20 世紀 90 年代後期， 開始採用銥( Ir) 薄膜上金剛石單晶異質外延生長技術 ， 金剛石單晶的尺寸已達 4 英寸。近 10 年來， 在減少材料位錯密度和器件應用方面的研究也取得了很大的進展。研究表明， 在 Ir 薄膜上生長几十微米金剛石後， 金剛石鑲嵌塊結構消失， 同時晶界的多邊化網路分解為個體或凝聚的位錯， 形成具有位錯密度為 109 cm－2 的有缺陷的單晶。

異質外延 CVD 金剛石多晶薄膜作為功率電子器件散熱的高導熱熱沉材料， 其具有比單晶金剛石更低的成本， 具有更廣闊的應用領域， 自 20 世紀90 年代以來， 其廣泛用於各類器件中作為散熱材料， 其熱導率超過 1 000 W·m－1·K－1， 2019 年，W. S. Lee 等人 採用 4 英寸 Si 基 CVD 金剛石多晶薄膜和 GaN HEMT 相結合的方法， 使器件的 ＲF 功率密度大於 23 W·mm－1， 異質外延 CVD 金剛石多晶薄膜的最大直徑可達到 8 英寸。

1. 2 低缺陷密度的單晶金剛石

金剛石材料中的缺陷密度對功率器件的反向漏電等效能影響較大， 對於低缺陷密度的單晶金剛石材料的研究一直是金剛石功率電子學材料的研究重點。近 10 年來， 低缺陷金剛石材料研究有了較大的進步， 包括: 採用高溫高壓 ( HPHT) 法可生長直徑為 12 mm 的無缺陷的優質 IIa 型金剛石晶體；HPHT 單晶金剛石在＜001＞晶向生長段的位錯密度小於 47 cm－2; 採用 CVD 製備的摻雜氮的金剛石單晶薄片的位錯密度低至 400 cm－2; 採用 HPHT 法對襯底 進 行 表 面 處 理 可 有 效 降 低 厚 CVD 外 延 層( 100 μm) 的位錯密度; 對 SBD 的 p 型金剛石層中的缺陷和器件反向洩漏電流的關聯研究。

1. 3 金剛石材料的摻雜

金剛石材料的摻雜是形成功率器件的基礎技術，p 型金剛石材料在重摻雜的低阻和厚層材料等方面實現了關鍵技術的突破並趨於成熟， 而摻雜難度較大的 n 型金剛石材料在近期已取得突破性進展。

對採用 CVD 方法的金剛石摻硼 ( B) 的研究始於 20 世紀 90 年代中期。1997 年， M. Werner 等人 研究了在室溫下的單晶、多晶金剛石的電阻率和載流子濃度與 B 摻雜濃度之間的 Irvie 關係曲線。在金剛石的光學和電子器件的製備中， 需要與外部源的低阻路徑連線以及低的歐姆接觸電阻， 為此對重摻 B 金剛石的研究應運而生。重摻雜 B 低阻金剛石的技術也有了一定的進步， 如採用溫度梯度方法生長了邊長為 8 mm 的 IIb 型摻 B 單晶金剛石; 採用 MWPCVD 法制備了低電阻率的摻 B 金剛石薄膜 ( 電阻率為 1. 2 mΩ·cm) ; 採用熱絲 CVD法制備了低阻 p+ 金剛石 ( 100) 薄膜 ( 電阻率為1 mΩ · cm， B 的摻雜濃度約為1021 cm－3) 。

在對生長摻 B 的 IIb 型金剛石研究中， 在不同的生長段和相同生長段的不同結晶引數時的金剛石中的 B 摻雜， 有時是氮雜質的非均勻分佈， 這一現象 使 得 體 摻 B 金 剛 石 的 電 子 應 用 成 為 難 題。2007 年， V. D. Blank 等人 報道了在高靜態壓力和溫度與新增 B 的 Fe-Al-C 熔液系統中， 採用溫度梯度方法生長了邊長為 8 mm 的 IIb 型摻 B 金剛石單晶。同年， N. Tokuda 等人 報道了對在重摻 B同質外延生長中的金剛石 ( 001) 薄膜的表面粗化研究。2015 年， S. Ohmagari 等人報道了採用熱絲 CVD ( HFCVD) 法制備的低阻 p+ 金剛石 ( 100)薄膜， 其 B 的 摻 雜 濃 度 成 功 地 控 制 在 1019 ～1021 cm－3。薄膜平均表面粗糙度小於 0. 1 nm， 其室溫電阻 率 低 於 1 mΩ · cm ( B 的 摻 雜 濃 度 約 為1021 cm－3) 。這些結果均表明採用 HFCVD 工藝製備器件級 p+金剛石具有一定的潛力

厚的重摻 B 金剛石材料是製備垂直結構器件的基礎， 其在器件導通時可降低串聯電阻。近 10年來， 對厚的重摻 B 金剛石單晶生長技術的研究有: 採 用 中 功 率 密 度 的 微 波 等 離 子 輔 助 CVD( MPACVD) 方法得到 250 μm 厚的重摻 B 獨立的金剛石薄片 ( 摻雜濃度大於 1020 cm－3 ) ; 300 μm厚的重摻 B 的金剛石薄片可用於贗垂直結構 SBD；獨立的 200 μm 厚的重摻 B ( 1×1020 cm－3) 的金剛石薄片可用於垂直結構的金剛石 SBD; 襯底溫度和生長速率對單晶摻 B 金剛石的摻雜效率的影響；對厚的重摻 B 同質外延金剛石生長的氧效應研究；採 用 高 氧 氣 流 和 高 微 波 功 率 密 度 生 長 的 厚 為500 μm、面積為 18 mm2 的重摻 B ( 摻雜濃度為 5×1019 ～ 3 × 1020 cm－3 ) 的 金 剛 石 單 晶 層， 厚( 190 μm) 的重摻 B ( 4×1020 cm－3) 的＜113＞晶向的 CVD 金剛石薄膜的生長和採用 HFCVD 生長的獨立的 p+ ( 100) 金剛石襯底。

由於 B ( 共價半徑 r1B 為 0. 088 nm) 比 C ( r1C為 0. 077 nm) 具有更大的共價半徑， 將 B 引入金剛石會導致晶格引數的增大。只要在 MPCVD 外延層中 B 的原子數分數低於 0. 5%或在 HPHT 體晶體中低於 1. 5%， 其就會遵循線性插值 ( Vegard 定律) ， 若高於上述原子數分數時， Vegard 的擴張也明顯低於預測值。

採用 B 替代 C 的金剛石的 p 型摻雜是較容易的， 目前其技術已較成熟。相反， 對於製備金剛石基雙極型器件， n 型金剛石的高電導率難以實現而且仍然是一個主要問題。近 10 年來關於 n 型金剛石的研究有: 採用 MWPECVD 在＜111＞晶向上形成了磷 ( P) 的摻雜濃度超過 1020 cm－3的重摻 n+金剛石薄膜；在 ( 001) 的 n 型金剛石薄膜上實現 n+ 埋層的選擇性的生長; 選擇生長 n+ 金剛石邊柵製備的金剛石結型場效應電晶體 ( JFET) 的技術突破；實現研發金剛石雙極型器件的摻 P ＜113＞晶向 CVD金剛石的技術突破。

歐姆接觸金屬化是實現高效能電子器件的一個重要技術。P 的摻雜濃度為 1×1019 cm－3的 n 型金剛石薄膜， 其歐姆接觸電阻約為 105 Ω·cm2。為了適應金剛石器件 n 型低歐姆接觸的需要， 必須將 P的摻 雜 濃 度 提 高 到 1020 cm－3 以 上。

2012 年， T. Iwasaki 等人 透過選擇生長 n+金剛石 邊 柵 制 備 了 金 剛石 JFET。在 ＜ 111 ＞ 晶向HPHT 金剛石襯底上外延生長 0. 7 μm 厚的 p 型薄層， 透過光刻和 ICP 刻蝕形成 p 溝道， 在 p 溝道的兩個側面的＜111＞晶向選擇性生長了摻 P 的 ( 8 ×1019 cm－3) n+ 型金剛石的柵以製備金剛石 JFET。該器件可在高溫下工作， 並具有極低的洩漏電流。金剛石的＜113＞晶向在標準的 CVD 生長條件下是一個穩定的晶體平面， 可獲得最大可用的表面積，對於功率電子學是重要的課題之一。繼研究了厚的重摻 B 的＜113＞晶向的 CVD 金剛石薄膜的生長之後， 2019 年， M. A. P. Thaury 等 人報 道 了 摻P＜113＞CVD 金剛石， 並認為是發展金剛石雙極器件的技術突破。在＜113＞型的 HPHT 金剛石襯底上採用包含 MOCVD 技術的 MPCVD 生長了摻 P 的金剛石薄膜。該＜ 113 ＞同質外延層的 P 摻雜濃度為7. 2×1016 ～ 4. 5×1019 cm－3， 厚度為 0. 6 ～ 4 μm。結果表明， 摻 P＜113＞晶向的外延層具有高質量且 P全部進入施主的位置， 這為發展金剛石雙極器件提供了新的金剛石晶向的選擇。

器件研究

2、 功率二極體

金剛石二極體的研究始於 1958 年， M. D. Bell等人報道了採用自然的 p 型金剛石形成金屬點接觸 的 SBD， 具 有 整 流 效 應， 直 到 1971 年，V. S. Vavilov 等人才報道了採用 B 和 P 的離子注入技術形成人造金剛石上的 p-n 結， 但離子注入技術所導致的損傷使金剛石二極體的反向擊穿電壓低於 500 V。近 10 年來， CVD 金剛石材料在大尺寸、低缺陷和重摻雜等方面的進展直接帶動了金剛石二極體向著高擊穿電壓、高擊穿場強、低導通電阻、高開關速率和高溫工作的方向發展， SBD 和 p-n 結二極體兩種型別均在開發， 其中金剛石 SBD 發展更快， 已處於初步的應用實驗階段。

由於金剛石二極體和電晶體擊穿電壓較低 ( 小於500 V) 的主要原因是難以控制金剛石中的摻雜物質。金剛石是地球中原子密度最高的材料， 除少數小原子 H、P、N 和 Si 元素等， 很難將其他大原子加入其晶體中。但金剛石具有高的擊穿場強、低的介電常數和高的載流子遷移率， 是未來大功率器件應用的理想材料。近 10 年來金剛石 SBD 的應用越來越廣泛， 如用於高溫應用模擬; 高溫、高功率和快開關; 金剛石 SBD 在功率變換器中的整合; 用於高功率整流天線的 ＲF-DC 變換器。對在功率電子學的應用中提高金剛石 SBD 的額定電流和用於 LED 的非隔離的巴克功率變換器等方面也進行了初步應用研究。

2. 2、p-n 結二極體

金剛石 p-i-n 二極體是先進的並適用於大功率應用的器件， 除了它的臨界電場為 3 MV·cm－1( SiC 理論極限) 以外， 也可透過採用重摻雜層使金剛石 p-i-n 二極體的串聯電阻大幅度降低。近 10年來， 金剛石 p-i-n 二極體技術有了很大的進步，如突破了具有躍遷傳導機制的重摻雜的 p+ 和 n+ 層的製備; 低阻躍遷電導的金剛石 p+-i-n+ 結二極體的載流 子 輸 運 機 制; 肖 特 基 金 剛 石 p-n 二 極 管( SPND) 的材料結構最佳化設計; 選擇生長 n+ 層、p-n 結二極體的介面缺陷對反向漏電影響的機理研究; 金剛石 p-i-n 二極體的反向恢復及少子壽命研究; 金剛石肖特基p-i-n二極體 ( SPIND) 的不均勻肖特基勢壘高度的機制等關鍵技術。這些先進的技術使 SPND 的最大正向電流密度達60000 A·cm－2( 6 V 下) ， 微分比導通電阻為 0. 03 mΩ·cm2， 反向擊 穿 電 壓 為 55 V， n 層 的 擊 穿 場 強 約 為3. 4 MV·cm－1， 在±6 V 時的整流比為 1012， 具有納秒級的快速開關， SPIND 的正向電流密度大於300 A ·cm－2 ( 電壓為 4 V) ， 擊穿電壓大於 500 V，SPIND 在 873 K 高溫迴圈後仍能保持穩定性。金剛石p-i-n 二極體在真空下可擴充套件到電子發射源的應用。

另外，金剛石的深摻雜能級引起其另一獨特的屬性，即在溫度接近 300 K 時的躍遷傳導機制。由於金剛石的 B 和 P 摻雜物的能級非常深， 即使在一個相對較高的摻雜濃度下， 其能級分佈為擴充套件狀態而無重疊。300 K 時， 在 p 型和 n 型單晶金剛石中， 當摻雜濃度超過 1019 cm－3時， 在傳導系統中躍遷傳導為主 導， 導 致 電 阻 率 大 幅 度 下 降。

。。。。。。

讀後總結

目前金剛石產業化道路任重道遠，目前存在問題是金剛石的高效體摻雜尚未解決，製造P型電晶體容易、製造n型電晶體困難。以及大尺寸晶圓製備、高平整度、高均勻性材料外延技術等瓶頸……但我國半導體自主創新離不開科研人員與產業界的共同努力，為中國芯而奮鬥！

備註：內容節選於《超寬禁帶半導體金剛石功率電子學研究的新進展》