研究背景

矽基金屬-氧化物-半導體場效應電晶體（MOSFET）的縮放將顯著提高器件效能並降低其功耗。但是，MOSFET的亞閾值擺幅（SS）在室溫下被限制為大於60 mV/dec，這將不支援電源電壓的進一步縮放。為了改善電學效能和功耗，需要較低的SS。目前，已經提出並廣泛研究了一些具有新興原理的新FET技術，例如隧穿FET（TFET）和負電容FET（NCFET），利用電子的帶間隧穿效應和負電容鐵電體的電壓放大效應來實現更陡的SS。但是，這兩種技術都具有限制其實際應用的缺點。例如，在TFET中透過帶間隧穿將載流子注入到溝道中，從而極大地抑制了器件的驅動電流。對於NCFET，鐵電體在電場中易於極化，這會使器件的工作狀態不穩定，並且在其I-V曲線中可能會有遲滯現象。最近，提出了狄拉克源FET（DSFET），可以在室溫下使SS低於60 mV/dec而又不影響電晶體效能的其他方面，因此引起了廣泛關注。

成果介紹

有鑑於此，近日，復旦大學微電子學院周鵬教授和劉春森博士（共同通訊作者）等透過採用最近提出的狄拉克源場效應電晶體（DSFET）技術，首次實驗演示了MoS2/石墨烯（1.8 nm/0.3 nm）DSFET，並且在室溫下觀察到陡峭的SS為37.9 mV/dec，幾乎沒有遲滯。此外，透過引入全柵環繞（GAA）結構，MoS2/石墨烯DSFET的SS更陡，為33.5 mV/dec，歸一化驅動電流增加40％，最高可達52.7 μA·μm/μm（VDS=1 V），電流開/關比為108，顯示出低功率和高效能電子應用的潛力。文章以“A Steep-Slope MoS2/Graphene Dirac-Source Field-Effect Transistor with a Large Drive Current”為題發表在著名期刊Nano Letters上。

圖文導讀

圖1. 陡坡MoS2/Gr DSFET的示意圖。（a）常規MOSFET普通金屬源中的連續常數態密度DOS（E），玻爾茲曼分佈電子密度n（E）以及電子注入。（b）在DSFET的Dirac源中，態密度DOS（E）的線性變化，電子密度n（E）隨能量減少超指數地降低以及電子注入。（c）常規MOSFET和DSFET之間效能比較的示意圖。（d）MoS2/Gr DSFET的結構示意圖。（e）截止狀態的能帶圖。

在常規MoS2 MOSFET中，普通金屬源極（例如Au）在費米能級EF附近具有連續的恆定DOS。因為電子遵循費米-狄拉克分佈函式f（E），所以源極電子密度n（E）表現出近似的玻爾茲曼分佈，並且在EF上方有長的熱拖尾，如圖1a所示。因此，該電晶體在室溫下的SS熱電子極限為60 mV/dec，從而限制了其對電源電壓的進一步縮放。當DOS隨能量線性降低的狄拉克材料用作MoS2 MOSFET的源極材料時，EF之上的電子密度n（E）將隨著能量增加而呈指數下降，如圖1b所示。與常規MOSFET相比，這種狄拉克源極大地減少了較長的熱拖尾，並有助於實現更陡峭的SS（圖1c）。而且，這種新機制不會衰減DSFET的驅動電流，因為源極中的電子仍透過熱發射注入到溝道中。圖1d是MoS2/Gr DSFET的結構示意圖。少層n型MoS2用作溝道材料，而單層p型Gr用作源極材料，這滿足了DSFET的設計要求。同樣，由於hBN與MoS2溝道的完美介面，被選作柵極電介質。此外，為了減少外部環境對器件效能的影響，在表面添加了封裝hBN層。如圖1e所示，Gr源和MoS2溝道之間有一個勢壘（ϕB），可以透過柵極電壓（VG）對其進行調製。當VG適當地負偏置使勢壘高度高於源極的高能電子時，大多數電子無法從源極注入到溝道中，並且該器件處於截止狀態（圖1e）。在VG增大的導透過程中，勢壘高度逐漸減小，勢壘頂部Gr源的DOS線性增加，從而導致勢壘上的電子密度超指數增加，產生陡峭的SS。

圖2. MoS2/Gr DSFET的結構表徵和電學效能。（a）器件的俯視OM影象。（b）拉曼表徵。（c）橫截面高分辨TEM影象和相應的EDS成像。（d）器件在不同VG下的輸出特性曲線，表明其良好的歐姆接觸。（e）器件的正向和反向轉移特性曲線。（f）提取的SS與IDS，最小SS為37.9 mV/dec。

圖2a給出了Al2O3/Si襯底上MoS2/Gr DSFET的OM影象。圖2b顯示了Gr和MoS2的拉曼光譜，證明了單層Gr和三層MoS2。圖2c是器件源極的TEM影象和EDS元素成像，其中Gr位於MoS2溝道上方，而Gr/MoS2異質結夾在頂部hBN封裝層和底部hBN柵極電介質之間。如TEM影象所示，頂部和底部hBN的厚度相似，約為5 nm，而MoS2和Gr分別為三層和單層。此外，由於使用了無殘留的幹法轉移，各層之間的介面清潔無汙染。器件的基本電學效能如圖2d-f所示。圖2d顯示了柵極電壓VG在-2 V至2 V之間變化時器件的輸出特性，漏極電流IDS與漏極電壓VDS表現出良好的線性關係，這表明MoS2溝道與漏/源極之間的歐姆接觸良好。圖2e顯示了在0.5 V的漏極偏置下器件的正向和反向轉移特性曲線。由於MoS2溝道和hBN之間具有完美的無懸掛鍵和無汙染的介面，因此正向和反向轉移特性曲線幾乎相同，只有3 mV的很小差異。根據轉移特性曲線，計算出相應的SS，如圖2f所示。可以看到，在MoS2/Gr DSFET中成功打破了SS的熱電子極限（室溫下60 mV/dec），並且最小SS（SSmin）達到37.9 mV/dec。

圖3. 具有GAA結構的MoS2/Gr DSFET的結構示意圖和電學效能。（a）具有GAA的MoS2/Gr DSFET的示意圖。（b）截面結構圖。（c）當施加正柵極電壓時，在溝道中產生的電荷分佈示意圖。（d）平面MoS2/Gr DSFET和GAA MoS2/Gr DSFET的轉移特性曲線和輸出特性曲線。（e）SS與IDS。（f）最小SS和歸一化驅動電流的比較。

GAA是指電晶體結構中柵極完全圍繞溝道，可以實現出色的柵極可控性並增加有效溝道寬度。近年來，先進的GAA技術已經引起了學術界和工業界的廣泛關注，被認為是5 nm以下技術節點的良好選擇。在這項工作中，為了進一步提高MoS2/Gr DSFET的效能，透過引入GAA的結構對器件進行了最佳化。最佳化的器件結構圖如圖3a和b所示，其中MoS2溝道被hBN電介質包圍，hBN被柵電極包圍。值得注意的是，與平面柵極結構相比，GAA結構使柵極不僅可以從一側控制溝道，而且還可以從所有側控制溝道，從而可以在正柵極電壓下在溝道的所有側面生成載流子（圖3c）。從圖3d所示的轉移特性曲線和輸出特性曲線可以看出，與普通的平面DSFET相比，GAA DSFET的驅動電流增加了40％。此外，由於GAA器件的柵極可控性也得到了改善，因此與平面MoS2/Gr DSFET相比，具有GAA的MoS2/Gr DSFET具有更陡的SS，如圖3e所示。同樣，最小SS進一步降低到33.5 mV/dec。在圖3f中，總結了先前報道的高效能MoS2 FET，比較了它們在SS和驅動電流方面的效能。MoS2/Gr GAA DSFET在SS和驅動電流方面具有更加平衡的效能，因此在低功率和高效能電子應用中顯示出令人鼓舞的潛力。

圖4. Gr厚度和溫度對DSFET SS的影響。（a）單層Gr和多層Gr的能帶圖。（b）以不同厚度Gr為源的MoS2 FET的SS與IDS。（c）SS與Gr層數關係。（d）溫度對Gr狄拉克源電子密度n（E）影響的示意圖。（e）不同溫度下（50至300 K），MoS2/Gr DSFET的轉移特性曲線。（f）平均SS與溫度的關係。

當將Gr用作MoS2 FET的源極材料時，Gr的DOS應隨能量E線性變化，這意味著必須選擇具有線效能帶色散的單層Gr（如圖4a所示）作為源極材料。對於多層Gr而言，由於其能帶不再具有線性色散，並且甚至在其價帶和導帶之間可能存在小的重疊，因此其在費米能級EF附近的電子密度n（E）不會集中在狹窄的範圍內，不適合作為狄拉克源。在此，為了進一步驗證該機理，準備了幾批不同厚度Gr作為源極材料的MoS2 FET。圖4b和c顯示了電學測量的結果，可以看到，以多層Gr為源極的MoS2 FET的SS比具有單層Gr狄拉克源的MoS2/Gr DSFET高得多，並且未能打破室溫下SS的熱電子極限，這與理論非常一致。還研究了溫度對MoS2/Gr DSFET中SS的影響。SS與溫度之間的關係取決於載流子注入方式。當源極中的載流子透過熱輻射注入溝道時，SS將隨溫度線性變化。當透過帶間隧穿將載流子注入溝道時，SS幾乎與溫度無關。在MoS2/Gr DSFET中，由於源極中的電子仍然透過熱發射注入到溝道中，如圖4d所示，其SS也應該與溫度成線性關係。在溫度變化測量中，MoS2/Gr DSFET的特性曲線在50至300 K的不同溫度下測量（圖4e），提取的SS如圖4f所示，顯示出預期對溫度的線性依賴。

總結與展望

本文基於源極DOS工程化方法，製備了以p型Gr為狄拉克源的MoS2/Gr DSFET。該器件在室溫下陡峭的SS為37.9 mV/dec，並且幾乎沒有滯後（僅3 mV）。透過引入GAA結構進一步優化了該器件，最終實現了33.5 mV/dec的更陡峭SS和高達52.7 μA·μm/μm（VDS=1 V）提高了40%的歸一化驅動電流。這種具有陡峭SS和大驅動電流的MoS2/Gr DSFET有望用於未來的電子應用，而結合狄拉克源和GAA結構的策略為開發低功率和高效能電子器件提供了新思路。

文獻資訊

A Steep-Slope MoS2/Graphene Dirac-Source Field-Effect Transistor with a Large Drive Current (Nano Lett., 2021, DOI:10.1021/acs.nanolett.0c04657)

文獻連結：https://pubs.acs.org/doi/10.1021/acs.nanolett.0c04657