摩爾定律的終點是什麼？隨著5nm光刻技術的大規模生產和3nm的突破，摩爾定律的終結變得越來越難以捉摸。可以肯定的是，隨著過程的進一步改進，其成本將成倍增加。

本月中旬，ITF論壇在日本東京舉行。在論壇上，與ASML合作開發光刻技術的比利時半導體研究組織IMEC在微尺度級別上宣佈了3nm及以下工藝的技術細節。至少就目前而言，ASML為3m ，2nm， 1.5nm，1nm甚至Sub 1nm制定了清晰的路線圖，而1nm時代將使光刻機的尺寸大大增加。

EUV光刻系統的技術路線圖，用於邏輯器件的工藝小型化

ASML幾乎完成了1nm光刻機的設計

IMEC執行長兼總裁Luc Van den hove作了第一場主旨演講，概述了該公司的研究成果，並強調了與ASML的密切合作，下一代高解析度EUV光刻，高NA EUV光刻的商業化。IMEC Inc.強調了將尺寸縮小至1nm及以下的過程將繼續進行。

包括日本在內的許多半導體公司已經退出了工藝的小型化，聲稱摩爾定律已告終結，或者說摩爾定律過於昂貴且無利可圖。儘管日本許多光刻工具製造商已經退出了EUV光刻開發階段，但半導體研究機構IMEC和ASML一直在合作開發EUV光刻，這對於超精細規模至關重要。

IMEC宣佈了1nm及以下工藝的路線圖

IMEC將在2020年ITF日本大會上提出3nm，2nm，1.5nm和1nm以下邏輯器件小型化的路線圖。

IMEC的邏輯裝置小型化路線圖

PP是多晶矽互連的間距（nm），MP是上游技術節點名稱下的精細金屬佈線的間距（nm）。應該注意的是，過去的技術節點是指最小的工藝尺寸或門的長度，但是現在它們只是“標籤”，而不是指位置的物理長度。

EUV的高NA對進一步小型化至關重要

根據臺積電和三星電子的說法，從7nm工藝開始，一些工藝引入了NA = 0.33的EUV光刻裝置，而5nm工藝也實現了頻率的提高，但對於2nm之後的超精細工藝，解析度更高且更高。需要實現光刻裝置NA（NA = 0.55）。

EUV光刻系統的技術路線圖，用於邏輯器件的工藝小型化

根據IMEC的說法，ASML已經完成了作為NXE：5000系列的高NA EUV曝光系統的基本設計，但計劃於2022年實現商業化。

ASML過去一直與IMEC密切合作，以開發光刻技術，但為了使用高NA EUV光刻工具開發光刻工藝，已在IMEC校園內建立了新的“ IMEC-ASML高NA EUV實驗室”，以促進聯合研究和使用高NA EUV光刻工藝的工具開發光刻工藝。該公司還計劃與材料供應商合作開發掩膜和抗蝕劑。

ASML在過去與IMEC密切合作開發光刻技術,但開發光刻過程使用高NA EUV光刻工具,一個新的「IMEC-ASML高NA EUV實驗室」已經建立在IMEC校園促進聯合研究和開發的光刻過程使用高NA EUV光刻過程的工具。該公司還計劃與材料供應商合作開發口罩和防腐蝕劑。

參考連結：

https://sparrowsnews.com/2020/12/01/asml-1nm-lithography/