蘋果 A14，三星 Exynos 1080，麒麟9000，Snapdragon 888等晶片都使用了5nm技術，在這方面，臺積電和三星各佔一半。根據目前的路線圖，5nm技術將在明年進行小幅升級。所以3nm技術，真正作為一個迭代恆等式出現，需要等到2022年。

如無意外，3nm Plus將在iPhone15上的A17處理器首發

如果蘋果的命名規則保持不變，那麼2023年相應的 A17處理器應該用在 iPhone 15上。當然，Mac 上的 M 系列處理器肯定也會被使用。到那時，蘋果或許將不再擁有帶有英特爾處理器的 Mac 產品。

雖然臺積電沒有透露 3nm Plus 相比於 3nm 有何變化，但是顯然會有更高的電晶體密度、更低的功耗、更高的執行頻率。

技術方面，臺積電的3nm 仍然使用 FinFET 鰭型場效應電晶體，而三星的3nm 使用更先進的 GAA 環繞柵電晶體方法。

在這方面，臺積電認為，目前的 FinFET 工藝擁有更好的成本和能耗效率。因此，第一批3nm晶片仍將使用 FinFET 電晶體技術。然而，臺積電的老對手三星正押注於3nm節點的上市，它的進步和技術選擇是非常激進的，將拋棄 FinFET 電晶體，直接使用 GAA 包圍柵電晶體。

早在今年4月，臺積電就公佈了一些3nm工藝技術細節。它的電晶體密度創造了一個新的記錄，達到2.5億/mm2。作為對比，麒麟9905G 與 TSMC 的7nm EUV 工藝有一個尺寸為113.31mm2，電晶體密度為103億，平均9000萬/mm2。然而，3nm工藝電晶體密度是7nm工藝的3.6倍。這種密度在視覺上類似於將奔騰4處理器縮小到針的大小。

3nm工藝：2022年量產，蘋果A16晶片將首發

臺積電為3nm工藝一共準備了4波產能，其中首波產能中的大部分，將留給他們多年的大客戶蘋果，後三波產能將被高通英偉達等廠商預訂。

N3 的製作方法採用 FinFET 電晶體結構，適用於移動和高效能計算應用。

臺積電曾表示，3nm沿用 FinEFT 技術，主要是考量客戶在匯入5nm製程的設計也能用在3nm製程中，無需面臨需要重新設計產品的問題，臺積電可以保持自身的成本競爭力，獲得更多的客戶訂單。據悉這個新節點使用極紫外輻射光刻技術(EUVL)進行多達20多層的光刻，這是目前沒有新工藝能做到的。

在更遙遠的2nm工藝上，臺積電將放棄多年的FinFET(鰭式場效應電晶體)，甚至不使用三星規劃在3nm工藝上使用的 GAAFET (環繞柵極場效應電晶體)，也就是奈米線(nanowire)，而是將其拓展成為 MBCFET(多橋通道場效應電晶體)，也就是奈米片(nanosheet)。

FinFET能力探底，新技術散熱問題沒有解決

電晶體是晶片中的關鍵構建模組之一，可在裝置中提供開關功能。市場預測5nm的命運可能步10nm後塵，成為從6nm到3nm的過渡。

隨著晶片轉向3nm及更先進的製程，FinFET能力已經探底，部分代工廠希望在2022年遷移到稱為奈米片FET的下一代電晶體。奈米片FET屬於所謂的gate-all-around FET。

奈米片FET是FinFET的擴充套件。它的側面是FinFET，柵極包裹著它。奈米片將出現在3nm處，並可能延伸至2nm甚至1nm。

還有其他gate-all-around類別，例如，Imec正在開發2nm的forksheet FET、Complementary FET (CFET）。

在forksheet FET中，nFET和pFET都整合在同一結構中，具有42nm的接觸柵間距（CPP）和16nm的金屬間距，允許更緊密的n到p間距並減少面積縮放。

CFET由兩個單獨的奈米線FET（p型和n型）組成。Imec的董事介紹，CFET透過“摺疊”pFET器件上的nFET將電池有效面積減小了兩倍，但是散熱成了問題。

光刻技術是在晶片上構圖微細圖形的技術，有助於實現晶片縮放。但是在5nm工藝下，當前的基於光學的193nm光刻掃描器已經盡力了。

在3nm及以上的工藝中，晶片製造商可能需要一種稱為高數值孔徑EUV（high-NA EUV）的EUV光刻新技術。晶片商希望這種既複雜又昂貴的技術能夠在2023年研製成功。

縱觀全球半導體制程玩家，目前僅剩三足鼎立：英特爾、三星和臺積電。而其中真正卯著勁在攻堅3nm的，其實只有三星和臺積電兩家而已，3年後是怎樣的結局，讓我們拭目以待。