集微網訊息（文/小北）近日，在美國召開的第52屆國際微架構會議（簡稱：MICRO）上，清華大學魏少軍教授、劉雷波教授團隊在會上進行了題為《應用於事務記憶體的樂觀併發控制演算法的FPGA加速》的報告。

值得注意的是，MICRO是計算機體系結構領域的重要會議，與ISCA、HPCA、ASPLOS並列計算機體系結構四大頂級會議，論文錄取率通常在21%左右。該論文是亞洲高校及科研機構在MICRO 52年曆史上第二次獲得最佳論文提名，論文的第一作者是李兆石博士，通訊作者是劉雷波教授。

清華大學對團隊設計的新型併發控制演算法以及使用可重構架構加速演算法執行的方法進行了介紹。在評估事務記憶體系統性能的STAMP測試集上，該演算法相比Intel處理器內建的TSX（ 事務同步擴充套件）指令集獲得了8倍以上的效能提升。

現有事務記憶體併發控制演算法在實現可序列化一致性時存在固有缺陷——由於判斷演算法的簡化和不精確，引起許多不必要的訪問撤銷，導致效能受限。

而清華大學該項研究立足於並行程式設計使用的事務記憶體方法，利用數學的序關係理論分析了常見的事務記憶體一致性模型，然後為了解決上述固有缺陷設計了新型併發控制演算法，並利用可重構架構的空間計算特性加速該演算法。

該研究提出的新型併發控制演算法在可重構架構上的實現

過去10餘年，清華大學魏少軍教授、劉雷波教授團隊聚焦可重構晶片技術研究，在國家自然科學基金重點專案、重點研發計劃專案、863計劃重點專案及其它國家計劃專案的支援下，在可重構晶片領域取得了多項重大技術突破。（校對/小如）